Sơ đồ khối và chân_chương 2
Vcc (chân 40):
Cung cấp nguồn cho chip
+5V
GND (chân 20): đất
XTAL1 & XTAL2 (chân 19, 18)
2 chân cung cấp xung clock ngoài
Cách 1: dao động dùng thạch anh
Cách 2: dao động từ nguồn xung clock TTL bên ngoài
Quan hệ giữa chu kỳ máy và XTAL
1. Giới thiệu
2. Sơ đồ khối và chân (block and pin diagrams)
3. Tổ chức bộ nhớ
4. Các thanh ghi chức năng đặc biệt (SFR)
5. Dao động và hoạt động reset
6. Tập lệnh
7. Các mode định địa chỉ
8. Lập trình IO
9. Tạo trễ
10.Lập trình Timer/Counter
11.Giao tiếp nối tiếp
12.Lập trình ngắt
13.Lập trình hợp ngữ
1
2-1. Sơ đồ khối
External interrupts
On-chip Timer/Counter
Interrupt ROM for
On-chip Timer 1 Counter
Control program
RAM Timer 0 Inputs
code
CPU
Bus Serial
4 I/O Ports
OSC Control Port
P0 P1 P2 P3 TxD RxD
Address/Data
2
2-2. So sánh các thành viên họ 8051
Specification 8031 8051 8751 8951 8052 8752
Code Mem on 0K 4K 4K 4K 8K 8K
chip (bytes) ROM EPROM Flash ROM EPROM
Data Mem on 128 128 128 128 256 256
chip (bytes)
Timers 2 2 2 2 3 3
I/O pins 32 32 32 32 32 32
Serial Port 1 1 1 1 1 1
Interrupt 5 5 5 5 6 6
sources
3
2-3. Sơ đồ chân
P1.0 1 40 Vcc
P1.1 2 39 P0.0(AD0)
P1.2 3 38 P0.1(AD1)
P1.3 4 8051 37 P0.2(AD2)
P1.4 5 36 P0.3(AD3)
P1.5 6 35 P0.4(AD4)
P1.6 7 34 P0.5(AD5)
P1.7 8 33 P0.6(AD6)
RST 9 32 P0.7(AD7)
(RXD)P3.0 10 31 EA/VPP
(TXD)P3.1 11 30 ALE/PROG
(INT0)P3.2 12 29 PSEN
(INT1)P3.3 13 28 P2.7(A15)
(T0)P3.4 14 27 P2.6(A14)
(T1)P3.5 15 26 P2.5(A13)
(WR)P3.6 16 25 P2.4(A12)
(RD)P3.7 17 24 P2.3(A11)
XTAL2 18 23 P2.2(A10)
XTAL1 19 22 P2.1(A9)
GND 20 21 P2.0(A8)
4
Các chân 8051 (phần 1)
Vcc (chân 40):
Cung cấp nguồn cho chip
+5V
GND (chân 20): đất
XTAL1 & XTAL2 (chân 19, 18)
2 chân cung cấp xung clock ngoài
Cách 1: dao động dùng thạch anh
Cách 2: dao động từ nguồn xung clock TTL bên ngoài
Quan hệ giữa chu kỳ máy và XTAL
5
Các chân 8051 (phần 2)
RST (chân 9): reset
input & kích hoạt mức cao
Để đảm bảo hoạt động reset xảy ra, xung kích khởi
phải kéo dài ít nhất là 2 chu kỳ máy
Giá trị các thanh ghi chịu tác động bởi hoạt động reset,
xem bảng trong phần 5 bài giảng
Mạch reset có chống rung
6
Các chân 8051 (phần 3)
/EA (chân 31): External Access
/EA nối mass chỉ định rằng code lưu trên bộ nhớ ngoài
/PSEN & ALE dùng cho ROM ngoài
Với 8051, 8031, 8032 thì /EA nối Vcc
“/”: chỉ định tác động mức thấp
/PSEN (chân 29): Program Store Enable
Output, cho phép truy xuất bộ nhớ chương trình ngoài
Nối tới chân /OE của ROM/EPROM
Khi thực thi chương trình ở ROM nội, /PSEN được giữ ở
mức 1
7
Các chân 8051 (phần 4)
ALE (pin 30)：Address Latch Enable
Là chân output cho phép chốt địa chỉ để giải đa hợp (de-
multiplexing) bus dữ liệu và bus địa chỉ
ALE xuất tín hiệu để chốt địa chỉ (byte thấp địa chỉ 16-bit)
vào 1 thanh ghi ngoài trong suốt nửa đầu của chu kỳ bộ nhớ
(memory cycle). Trong nửa chu kỳ bộ nhớ còn lại, P0 sẽ
xuất/nhập dữ liệu
ALE có f=1/6fclock
Có 1 ngoại lệ: trong thời gian thực thi lệnh MOVX, một
xung ALE bị bỏ qua
Cổng I/O: P0, P1, P2, & P3. Mỗi cổng: 8 chân.
8
Các cổng I/O
4 cổng I/O
Port 0 (chân 32-39) ：P0 (P0.0～P0.7)
Port 1 (chân 1-8) ：P1 (P1.0～P1.7)
Port 2 (chân 21-28) ：P2 (P2.0～P2.7)
Port 3 (chân 10-17) ：P3 (P3.0～P3.7)
Mỗi cổng có 8 chân
Đánh tên P0.X (X=0,1,...,7), P1.X, P2.X, P3.X
Ex：P0.0 là bit 0 (LSB) của P0
Ex：P0.7 là bit 7 (MSB) của P0
8 bits này cấu thành 1 byte
Mỗi cổng có thể được dùng như input hay output
9
