Lập trình cho cổng vào - ra I/0
Mặc dù các thành viên của họ 8051 (ví dụ 8751, 89C51, DS5000) đều có các kiểu đóng vỏ khác nhau, chẳng hạn như hai hàng chân DIP (Dual In-Line Pakage) dạng vỏ dẹt vuông QFP (Quad Flat Pakage) và dạng chíp không có chân đỡ LLC (Leadless Chip Carrier) thì chúng đều có 40 chân cho các chức năng khác nhau như vào ra I/0, đọc , ghi , địa chỉ, dữ liệu và ngắt. Cần phải lưu ý rằng một số hãng cung cấp một phiên bản 8051 có 20 chân với số cổng vào-ra ít...
CHƯƠNG 4
Lập trình cho cổng vào - ra I/0
4.1 Mô tả chân của 8051.
Mặc dù các thành viên của họ 8051 (ví dụ 8751, 89C51, DS5000) đều có các
kiểu đóng vỏ khác nhau, chẳng hạn như hai hàng chân DIP (Dual In-Line Pakage)
dạng vỏ dẹt vuông QFP (Quad Flat Pakage) và dạng chíp không có chân đỡ LLC
(Leadless Chip Carrier) thì chúng đều có 40 chân cho các chức năng khác nhau như
vào ra I/0, đọc RD , ghi WR , địa chỉ, dữ liệu và ngắt. Cần phải lưu ý rằng một số
hãng cung cấp một phiên bản 8051 có 20 chân với số cổng vào-ra ít hơn cho các
ứng dụng yêu cầu thấp hơn. Tuy nhiên, vì hầu hết các nhà phát triển chính sử
dụng chíp đóng vỏ 40 chân với hai hàng chân DIP nên ta chỉ tập chung mô tả phiên
bản này.
1 Vcc
P1.0 40
P0.0
2
P1.1 39
(P0.1
AD0)
3 38
P1.2
(P0.2
AD1)
4 37
P1.
(AD2)
5 36 P0.3
P1.4
(P0.4
AD3)
6 35
P1.5
(AD4)
7 34 P0.5
P1.6
8 (P0.6
AD5)
33
P1.7
8051
9 (AD6)
RST 32 P0.6
(8031) (AD6)
10
(RXD) EA/CP
31
P3.0 ALE/PRO
P
11
(TXD) 30
G
P3.1 12 PSEN
(NT0) P3.2 29
P2.7
13
(NT1) P3.3 28
(P2.6
A15)
14 27
(T0)
(P2.5
A14)
P3.4
(T1) 15 26
(A13)
P3.5 P2.4(A12)
(WR) 16 25
P3.6 P2.3
(RD) 17 24
(P2.2
A11)
P3.7
XTAL2 23
18
(A10)
XTAL1 P2.1 (A9)
22
19
P2.0 (AB)
GND 20 21
Hình 4.1: Sơ đồ bố trí chân của 8051.
Trên hình 4.1 là sơ đồ bố trí chân của 8051. Ta thấy rằng trong 40 chân thì
có 32 chân dành cho các cổng P0, P1, P2 và P3 với mỗi cổng có 8 chân. Các chân
còn lại được dành cho nguồn VCC, đất GND, các chângiao động XTAL1 và XTAL2
tái lập RST cho phép chốt địa chỉ ALE truy cập được địa chỉ ngoài EA , cho phép
cất chương trình PSEN . Trong 8 chân này thì 6 chân VCC , GND, XTAL1, XTAL2,
RST và EA được các họ 8031 và 8051 sử dụng. Hay nói cách khác là chúng phải
được nối để cho hệ thống làm việc mà không cần biết bộ vi điều khiển thuộc họ
8051 hay 8031. Còn hai chân khác là PSEN và ALE được sử dụng chủ yếu trong
các hệ thống dựa trên 8031.
1. Chân VCC: Chân số 40 là VCC cấp điện áp nguồn cho chíp. Nguồn điện áp là
+5V.
2. Chân GND: Chân GND: Chân số 20 là GND.
3. Chân XTAL1 và XTAL2:
8051 có một bộ giao động trên chíp nhưng nó yêu cầu có một xung đồng hồ
ngoài để chạy nó. Bộ giao động thạch anh thường xuyên nhất được nối tới các
chân đầu vào XTAL1 (chân 19) và XTAL2 (chân 18). Bộ giao động thạch anh được
nối tới XTAL1 và XTAL2 cũng cần hai tụ điện giá trị 30pF. Một phía của tụ điện
được nối xuống đất như được trình bày trên hình 4.2a.
Cần phải lưu ý rằng có nhiều tốc độ khác nhau của họ 8051. Tốc độ được
coi như là tần số cực đại của bộ giao động được nối tới chân XTAL. Ví dụ, một
chíp 12MHz hoặc thấp hơn. Tương tự như vậy thì một bộ vi điều khiển cũng yêu
cầu một tinh thể có tần số không lớn hơn 20MHz. Khi 8051 được nối tới một bộ
giao động tinh thể thạch anh và cấp nguồn thì ta có thể quan sát tần số trên chân
XTAL2 bằng máy hiện sóng. Nếu ta quyết định sử dụng một nguồn tần số khác
bộ giao động thạch anh chẳng hạn như là bộ giao động TTL thì nó sẽ được nối tới
chân XTAL1, còn chân XTAL2 thì để hở không nối như hình 4.2b.
C2
XTAL2 XTAL2
NC
EXTERRNAL
C1
OSCILLATA XTAL1
XTAL1
OR
30pF
SIGNAL
GND
GND
Hình 4.2: a) Nối XTAL tới 8051 b) Nối XTAL tới nguồn đồng bộ ngoài.
4. Chân RST.
Chân số 9 là chân tái lập RESET. Nó là một đầu vào và có mức tích cực cao
(bình thường ở mức thấp). Khi cấp xung cao tới chân này thì bộ vi điều khiển sẽ
tái lập và kết thúc mọi hoạt động. Điều này thường được coi như là sự tái bật
nguồn. Khi kích hoạt tái bật nguồn sẽ làm mất mọi giá trị trên các thanh ghi. Bảng
4.1 cung cấp một cách liệt kê các thanh ghi của 8051 và các giá trị của chúng sau
khi tái bật nguồn.
Bảng 4.1: Giá trị một số thanh ghi sau RESET.
Register Reset Value
PC 0000
ACC 0000
B 0000
PSW 0000
SP 0000
DPTR 0007
0000
Lưu ý rằng giá trị của bộ đếm chương trình PC là 0 khi tái lập để ép CPU
nạp mã lệnh đầu tiên từ bộ nhớ ROM tại vị trí ngăn nhớ 0000. Điều này có nghĩa
là ta phải đặt dòng đầu tiên của mã nguồn tại vị trí ngăn nhớ 0 của ROM vì đây là
mã CPU tĩnh thức và tìm lệnh đầu tiên. Hình 4.3 trình bày hai cách nối chân RST
với mạch bật nguồn.
Vcc Vcc
------------------------ 31
30µ F
EA/Vpp
10µ F
+ EA/Vpp
10µ F 31
19 X1 X1
11.0592
30µ F MHz
18
8.2K
X2
X2
RST
RST
9 9
8.2K
Hình 4.3: a) Mạch tái bật nguồn RESET.
b) Mạch tái bật nguồn với Debounce.
Nhằm làm cho đầu vào RESET có hiệu quả thì nó phải có tối thiểu 2 chu kỳ
máy. Hay nói cách khác, xung cao phải kéo dài tối thiểu 2 chu kỳ máy trước khi nó
xuống thấp.
Trong 8051 một chu kỳ máy được định nghĩa bằng 12 chu kỳ dao động như
đã nói ở chương 3 và được trình bày tại vị trí 4.1.
5. Chân EA :
Các thành viên họ 8051 như 8751, 98C51 hoặc DS5000 đều có ROM trên
chíp lưu cất chương trình. Trong các trường hợp như vậy thì chân EA được nối
tới VCC. Đối với các thành viên củ họ như 8031 và 8032 mà không có ROM trên
chíp thì mã chương trình được lưu cất ở trên bộ nhớ ROM ngoài và chúng được
nạp cho 8031/32. Do vậy, đối với 8031 thì chân EA phải được nối đất để báo
rằng mã chương trình được cất ở ngoài. EA có nghĩa là truy cập ngoài (External
Access) là chân số 31 trên vỏ kiểu DIP. Nó là một chân đầu vào và phải được nối
hoặc với VCC hoặc GND. Hay nói cách khác là nó không được để hở.
Ở chương 14 chúng ta sẽ trình bày cách 8031 sử dụng chân này kết hợp với
PSEN để truy cập các chương trình được cất trên bộ nhớ ROM ở ngoài 8031.
Trong các chíp 8051 với bộ nhớ ROM trên chíp như 8751, 89C51 hoặc DS5000 thì
EA được nối với VCC.
Ví dụ 4:
Hãy tìm chu kỳ máy đối với a) XTAL = 11.0592MHz b) XTAL = 16MHz.
Lời giải:
a) 11.0592MHz/12 = 921.6kHz.
Chu kỳ máy = 1/921.6kHz = 1.085µ s.
b) 16MHz/12 = 1.333MHz
Chu kỳ máy = 1/1.333MHz = 0.75µ s.
Các chân mô tả trên đây phải được nối mà không cần thành viên nào được
sử dụng. Còn hai chân dưới đây được sử dụng chủ yếu trong hệ thống dựa trên
8031 và sẽ được trình bày chi tiết ở chương 11.
6. Chân PSEN :
Đây là chân đầu ra cho phép cất chương trình (Program Store Enable) trong
hệ thống dựa trên 8031 thì chương trình được cất ở bộ nhớ ROM ngoài thì chân
này được nối tới chân OE của ROM. Chi tiết được bàn ở chương 14.
7. Chân ALE:
Chân cho phép chốt địa chỉ ALE là chân đầu ra và được tích cực cao. Khi nối
8031 tới bộ nhớ ngoài thì cổng 0 cũng được cấp địa chỉ và dữ liệu. Hay nói cách
khác 8031 dồn địa chỉ và dữ liệu qua cổng 0 để tiết kiệm số chân. Chân ALE được
sử dụng để phân kênh địa chỉ và dữ liệu bằng cách nối tới chân G của chíp
74LS373. Điều này được nói chi tiết ở chương 14.
8. Các chân cổng vào ra và các chức năng của chúng.
Bốn cổng P0, P1, P2 và P3 đều sử dụng 8 chân và tạo thành cổng 8 bít. Tất
cả các cổng khi RESET đều được cấu hình như các đầu ra, sẵn sàng để được sử
dụng như các cổng đầu ra. Muốn sử dụng cổng nào trong số các cổng này làm đầu
vào thì nó phải được lập trình.
9. Cổng P0.
Cổng 0 chiếm tất cả 8 chân (từ chân 32 đến 39). Nó có thể được dùng như
cổng đầu ra, để sử dụng các chân của cổng 0 vừa làm đầu ra, vừa làm đầu vào thì
mỗi chân phải được nối tới một điện trở kéo bên ngoài 10kΩ. Điều này là do một
thực tế là cổng P0 là một màng mở khác với các cổng P1, P2 và P3. Khái niệm
máng mở được sử dụng trong các chíp MOS về chừng mực nào đó nó giống như
Cô-lec-tơ hở đối với các chíp TTL. Trong bất kỳ hệ thống nào sử dụng 8751,
89C51 hoặc DS5000 ta thường nối cổng P0 tới các điện trở kéo, Xem hình 4.4
bằng cách này ta có được các ưu điểm của cổng P0 cho cả đầu ra và đầu vào. Với
những điện trở kéo ngoài được nối khi tái lập cổng P0 được cấu hình như một
cổng đầu ra. Ví dụ, đoạn mã sau đây sẽ liên tục gửi ra cổng P0 các giá trị 554 và
AAH.
MOV A, #554
BACK: MOV P0, A
ACALL DELAY
CPL A
SJMP BACK
Vcc
10K
P0.0
DS500 P0.1
Port 0
0 P0.2
8751 P0.
8951 P0.4
P0.5
P0.6
P0.7
Hình 4.4: Cổng P0 với các điện trở kéo.
a) Cổng P0 đầu vào: Với các điện trở được nối tới cổng P0 nhằm để tạo nó
thành cổng đầu vào thì nó phải được lập trình bằng cách ghi 1 tới tất cả các
bit. Đoạn mã dưới đây sẽ cấu hình P0 lúc đầu là đầu vào bằng cách ghi 1
đến nó và sau đó dữ liệu nhận được từ nó được gửi đến P1.
b)
; Gán A = FF dạng Hex
MOV A,#FFH
; Tạo cổng P0 làm cổng đầu vào bằng cách
MOV P0, A
; Ghi tất cả các bit của nó.
; Nhận dữ liệu từ P0
BACK: MOV A, P0
; Gửi nó đến cổng 1
MOV P1, A
; Lặp lại
SJMP BACK
b) Vai trò kép của cổng P0: Như trình bày trên hình 4.1, cổng P0 được gán AD0 -
AD7 cho phép nó được sử dụng vừa cho địa chỉ, vừa cho dữ liệu. Khi nối 8051/31
tới bộ nhớ ngoài thì cổng 0 cung cấp cả địa chỉ và dữ liệu 8051 dồn dữ liệu và địa
chỉ qua cổng P0 để tiết kiệm số chân. ALE báo nếu P0 có địa chỉ hay dữ liệu khi
ALE - 0 nó cấp dữ liệu D0 - D7. Do vậy, ALE được sử dụng để tách địa chỉ và dữ
liệu với sự trợ giúp của chốt 74LS373 mà ta sẽ biết cụ thể ở chương 14.
10. Cổng P1.
Cổng P1 cũng chiếm tất cả 8 chân (từ chân 1 đến chân 8) nó có thể được sử
dụng như đầu vào hoặc đầu ra. So với cổng P0 thì cổng này không cần đến điện
trở kéo vì nó đã có các điện trở kéo bên trong. Trong quá trình tái lạp thì cổng P1
được cấu hình như một cổng đầu ra. Ví dụ, đoạn mã sau sẽ gửi liên tục các giá trị
55 và AAH ra cổng P1.
MOV A, #55H
BACK: MOV P1, A
ACALL DELAY
SJMP BACK
Cổng P1 như đầu vào: Để biến cổng P1 thành đầu vào thì nó phải được lập
trình bằng cách ghi một đến tất cả các bit của nó. Lý do về điều này được bàn ở
mục lục Appendix C.2. Trong đoạn mã sau, cổng P1 lúc đầu đươc cấu hình như
cổng đầu vào bằng cách ghi 1 vào các bit của nó và sau đó dữ liệu nhận được từ
cổng này được cất vào R7, R6 và R5.
; Nạp A = FF ở dạng hex
MOV A, #0FFH
; Tạo cổng P1 thành cổng đầu vào bằng
MOV P1, A
; cách ghi 1 vào các bit của nó.
; Nhận dữ liệu từ P1
MOV A, P1
; Cất nó vào thanh ghi R7
MOV R7, A
; Chờ
ACALL DELAY
; Nhận dữ liệu khác từ P1
MOV A, P1
; Cất nó vào thanh ghi R6
MOV R6, A
; Chờ
ACALL DELAY
; Nhận dữ liệu khác từ cổng P1
MOV A, P1
; Cất nó vào thanh ghi R5
MOV R5, A
11. Cổng P2:
Cổng P2 cũng chiếm 8 chân (các chân từ 21 đến 28). Nó có thể được sử
dụng như đầu vào hoặc đầu ra giống như cổng P1, cổng P2 cũng không cần điện
trở kéo vì nó đã có các điện trở kéo bên trong. Khi tái lập, thì cổng P2 được cấu
hình như một cổng đầu ra. Ví dụ, đoạn mã sau sẽ gửi liên tục ra cổng P2 các giá trị
55H và AAH. Đó là tất cả các bit của P2 lên xuống liên tục.
MOV A, #55H
BACK: MOV P2,A
ACALL DELAY
CPL A
SJMP BACK
a) Cổng P2 như đầu vào.
Để tạo cổng P2 như đầu vào thì nó phải được lập trình bằng cách ghi các
số 1 tới tất cả các chân của nó. Đoạn mã sau đây đầu tiên cấu hinh P2 là cổng vào
bằng cách ghi một đến tất cả các chân của nó và sau đó dữ liệu nhận được từ P2
được gửi liên tục đến P1.
; Gán A giá trị FF dạng Hex
MOV A, 0FFH
; Tạo P2 là cổng đầu vào bằng cách
MOV P2, A
; ghi một đến các chân của nó
; Nhận dữ liệu từ P2
BACK: MOV A, 2
; Gửi nó đến P1
MOV P1, A
; Lặp lại
SJMP BACK
b) Vai trò kép của P2.
Trong các hệ thống dựa trên 8751, 89C51 và DS5000 thì P2 được dùng như
đầu ra đơn giản. Tuy nhiên trong hệ thống dựa trên 80312 thì cổng P2 phải được
dùng cùng với P0 để tạo ra địa chỉ 16 brt đối với bộ nhớ ngoài. Như chỉ ra trên hình
4.1 cổng P2 cũng được chỉ định như là A8 - A15 báo chức năng kép của nó. Vì một
bộ 8031 có khả năng trung cập 64k byte bộ nhớ ngoài, nó cần một đường địa chỉ
16 bít. Trong khi P.0 cung cấp 8 bit thấp qua A0 - A7. Công việc của P2 là cung
cấp các bít địa chỉ A8 - A15. Hay nói cách khác khi 8031được nối tới bộ nhớ ngoài
thì P2 được dùng cho 8 bít của địa chỉ 16 bit và nó không thể dùng cho vào ra. Điều
này sẽ được trình bày chi tiết ở chương 14.
Từ những trình bày trên đây ta có thể kết luận rằng trong các hệ thống dựa
trên các bộ vi điều khiển 8751, 89C51 hoặc DS5000 thì ta có 3 cống P0, P1và P2
cho các thao tác vào ra và như thế là có thể đủ cho các ứng dụng với hầu hết các
bộ vi điều khiển. Còn cấp P3 làđể dành cho ngắt và ta sẽ cùng bàn dưới đây.
11 - Cổng P3:
Cổng P3 chiếm tổng cộng là 8 chân từ chân 10 đến chân 17. Nó có thể
được sử dụng như đầu vào hoặc đầu ra. Cống P3 không cần các điện trở kéo cũng
như P1 và P2. Mặc dù cống P3 được cấu hình như một cống đầu ra khi tái lập,
nhưng đây không phải là cách nó được ứng dụng phổ biến nhất. Cống P3 có chức
năng bổ xung là cung cấp một số tín hiệu quan trọng đặc biệt chẳng hạn như các
ngắt. Bảng 4.2 cung cấp các chức năng khác của cống P3. Thông tin này áp dụng
cho cả 8051 và 8031.
Bảng 4.2: Các chức năng khác của cống P3
Bít của cống P3 Chức năng chân số
Nhận dữ liệu (RXD)
P3.0 10
Phát dữ liệu (TXD)
P3.1 11
Ngắt 0(INT0)
P3.2 12
Ngắt 1(INT1)
P3.3 13
Bộ định thời 0 (TO)
P3.4 14
1 Bộ định thời 1(T1)
P3.5 15
P3.6 Ghi (WR) 16
Đọc (RD)
P3.7 17
Các bit P3.0 và P3.1 được dùng cho các tín hiệu nhận và phát dữ liệu trong
truyền thông dữ liệu nối tiếp. Xem chương 10 đết biết các chúng được nối ghép
như thế nào. Các bit P3.2 và P3.3 được dành cho các ngắt ngoài và chúng được
trình bày chi tiết ở chương 11. Bit P3.4 và P3.5 được dùng cho các bộ định thêm 0
và 1và chi tiết được trình bày ở chương 9. Cuối cùng các bit P3.6 và P3.7 được cấp
cho các tín hiệu ghi và đọc các bộ nhớ ngoài được nối tới các hệ thống dựa trên
8031. Chương 14 sẽ trình bày cách chúng được sử dụng như thế nào trong các hệ
thống dựa trên 8031. Trong các hệ thống dựa trên 8751, 89C51 hoặc D35000 thì
các chân P3.6 và P3.7 được dùng cho vào - ra còn các chân khác của P3 được sử
dụng bình thường trong vai trò chức năng thay đổi.
4.2 Lập trình vào - ra: thao tác bit.
4.2.1 các cách khác nhau để truy cập toàn bộ 8 bit.
Trong đoạn mà dưới đây cũng như trong nhiều ví dụ vào ra trước đây toàn
bộ 8 bit của cổng P1 được cập.
BACK: MOV A, # 55H
MOV P1,A
ACALL DELAY
MOV A, #0AAH
MOV P1, A
ACALL DELAY
SJMP BACK
Đoạn mà trên chốt mỗi bit của P1 một cách liên tục. Chúng ta đã thắng một
biến thế của chương trình trên trước đó. Bây giờ ta có thể viết lại đoạn mã trên
theo cách hiệu quả hơn bằng cách truy cập trực tiếp cổng mà không qua thanh ghi
tổng như sau:
BACK: MOV P1, # 55H
ACALL DELAY
MOV P1, #00H
CALL DELAY
SJMP BACK
Ta có thể viết một dạng khác của đoạn mà trên bằng kỹ thuật đọc - sửa đổi
ghi như ở mục 4.2.2 dưới đây.
4.2.2 Đặc điểm Đọc- sửa đổi - ghi (Read - Modify – Write).
Các cống trong 8051 có thể được truy cập bằngkỹ thuật được gọi là Đọc-
sửa đổi-ghi. Đặc điểm này tiết kiệm rất nhiều dòng lệnh bằng cách kết hợp tất
cả 3 thao tác: 1đọc cống, 2 sửa đổi nóvà 3 ghi nó ra cống vào một lệnh đơn. Đoạn
mà dưới đây trước hết đặt 01010101(nhị phân) vào cống 1. Sau đólệnh “XLR P1,
#0FFH” thực hiện phép lô-gích OR loại trừ là XOR trên cống p1 với 1111 1111
( nhị phân ) và sau đó ghi kết quả trở lại cống P1.
MOV P1, #55H ; P1 = 01010101
; EX - 0R P1 với 1111 1111
AGAIN: XLR P1,# 0FFH
ACALL DELAY
SJMP AGAIN
Lưu ý rằng lệnh X0R của 55H và FFH sẽ cho kết quả là AAH. Tương tự
như vậy lệnh X0R của AAH với FFH lại cho giá trị kết quả là 55H. Các lệnh lô-
gích được trình bày ở chương 7.
4.2.3. Khả năng đánh địa chỉ theo bít của các cống
Có nhiều lúc chúng ta cần truy cập chỉ 1 hoặc2 bít của cống thay vì truy cập
cả 8 bit của cổng. Một điểm mạnh của các cổng 8051 là chúng có khả năng truy
cập từng bít riêng rẽ mà không làm thay đổi các bít còn lại trong cổng đó ví dụ,
đoạn mà dưới đây chốt bit P1.2 liên tục:
; Lấy bù 2 chỉ riêng bit P1.2
BACK: CPL P1.2
ACALL DELAY
SJMP BACK
Một biến thể khác của đoạn mã trên là:
; Chỉ thay đổi bít P1.2 lên cao
AGACN: SETB P1.2
ACALL DELAY
; Xoá bít P1.2 xuống thấp
CLR P1.2
ACALL DELAY
SJMP AGAIN
Lưu ý rằng bít P1.2 là bít thứ 3 của cổng P1, vì bít thứ nhất là P1.0 và bit
thứ hai là P1.1 v.v...
Bảng 4.3 trình bày các bít của các cổng vào ra của 8051. Xem ví dụ 4.2 về
thao tác bít của các bít vào - ra. Lưu ý rằng trong ví dụ 4.2 các bit không dùng đến
là không bị ảnh hưởng. Đây là khả năng đánh địa chỉ theo bit của các cổng vào - ra
và là một trong những điểm mạnh nhất của bộ vi điều khiển 8051.
Ví dụ 4.2: hãy viết chương trình thực hiện các công việc sau:
a) Duy trì hiển thị bit P1.2 cho đến khi nó lên cáp
b) Khi P1.2 lên cao, hãy ghi giá trị 45H vào cổng P0
c) Gửi một xung cao xuống thấp (H-to-L) tới P2.3
Lời giải:
; Tạo bit P1.2 là đầu vào
SET P1.2
MOV A, #45H ; Gán A = 45H
AGAIN: JNB P1.2, AGAIN ; Thoát khi P1.2 = 1
; Xuất A tới cổng P0
MOV P0, A
; Đưa P2.3 lên cao
SETB P2.3
; Tạo P2.3 xuống thấp để có xung H-T0-
CLR P2.3
L
Trong chương trình này lệnh “JNB P1.2, AGCN” (JNB có nghĩa là nhảy nếu
không bit) ở lại vòng lặp cho đến khi P1.2 chưa lên cao. Khi P1.2 lên cao nó thoát ra
khỏi vòng lặp ghi giá trị 45H tới cổng P0 và tạo ra xung H-to-L bằng chuỗi các
lệnh SETB và CLR.